ID Artikel: 000088942 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 09/01/2023

Mengapa Contoh Desain Intel® FPGA Hard IP F-Tile Ethernet gagal melewati 100% paket ketika tombol "Mode Loopback Klien MAC" dipilih di Toolkit Ethernet?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Antarmuka
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah di Intel® Quartus® Perangkat Lunak Prime Edisi Pro v21.3, contoh desain Intel® FPGA Hard IP Ethernet F-Tile tidak boleh lulus 100% paket saat menggunakan "Mode Loopback Klien MAC" di Toolkit Ethernet.

Resolusi

Tidak ada solusi untuk masalah ini pada versi 21.3.

Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime Edisi Pro di masa mendatang.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.