Saat menggunakan "mode Konfigurasi Pertama HPS", mengapa INIT_DONE tetap RENDAH bahkan setelah perangkat Intel® Stratix® 10 atau perangkat Intel Agilex® 7 FPGA memasuki mode pengguna?

Saat menggunakan "mode Konfigurasi Pertama HPS" dengan Intel® Stratix® 10 atau Intel Agilex® 7 perangkat FPGA dan mengeksekusi perintah kotak surat SDM "CONFIG_STATUS," kata 3 bit 1 salah akan melaporkan bahwa register status INIT_DONE RENDAH, bahkan setelah sinyal INIT_DONE eksternal menjadi TINGGI yang mengindikasikan FPGA berhasil masuk ke mode pengguna. Masalah ini tidak terjadi ketika menggunakan mode konfigurasi JTAG, ASx4, AVST, atau "mode Konfigurasi Pertama FPGA."

Status INIT_DONE yang benar dapat diverifikasi dengan berbagai metode, seperti:

• Periksa status LED INIT_DONE pada papan, jika tersedia
• Baca CONFIG_STATUS menggunakan alat Debug Stratix 10 SDM, dan itu hanya berlaku untuk Intel® Stratix® 10 FPGAs (karena Anda menggunakan antarmuka JTAG)
• Baca perintah sdm_config_status menggunakan instruksi yang tersedia dalam AN 936: Mengeksekusi Perintah SDM melalui Antarmuka JTAG

Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime Edisi Pro di masa mendatang.