Deskripsi
Selama daya hingga perangkat Intel Agilex® 7, jika ada tegangan offset pada VCCBAT antara 60mV* dan 225 mV sebelum dinyalakan, perangkat dapat masuk ke mode pengujian, mencegah keberhasilan konfigurasi.
Untuk memverifikasi apakah hal ini memengaruhi Anda, menguji, atau memeriksa perilaku berikut:
- Gunakan jtagconfig --debug di konsol. IDCODE tidak akan dibaca dengan benar dan capture Instruction Register (IR) setelah perangkat tidak diatur ulang akan memiliki panjang 88bit. Panjangnya mungkin berbeda jika ada lebih dari 1 perangkat dalam rantai.
- Lingkup nSTATUS, VCCIO_SDM, VCCPT, dan VCCL_SDM. nSTATUS akan ditarik rendah secara tidak sengaja ketika VCCIO_SDM naik.
- Waktu antara VCCBAT yang ramping hingga nSTATUS yang ditegaskan adalah sekitar 6,2 ms.
Resolusi
Untuk mengatasi masalah ini, Anda dapat mencoba menerapkan salah satu rekomendasi berikut dalam jangka pendek:
- Tambahkan kapasitor massal yang memadai yang diizinkan oleh VCCBAT VRM untuk mengurangi tegangan offset di bawah 50mV* atau 60mV*.
- Tambahkan resistor pull-down pada rel VCCBAT untuk mengurangi tegangan offset di bawah 50mV* atau 60mV*.
Untuk solusi jangka panjang, lihat Panduan Koneksi Pin Rangkaian Perangkat Intel Agilex® terbaru
*Catatan:
- 50 mV untuk suhu pengoperasian di bawah 0°C (Kelas Industri)
- 60 mV untuk suhu pengoperasian di atas 0°C (Extended Grade)