Saat menggunakan antarmuka FPGA ke HPS dalam mode CCU, FPGA master diharapkan membaca dari cache untuk mendapatkan nilai terbaru. Tetapi masalah dapat terjadi ketika FPGA master tidak dapat memperoleh nilai terbaru.
Koherensi cache memerlukan transaksi dari beberapa master yang memiliki nilai AxPROT yang sama di antarmuka ACE-lite, yang menentukan izin akses untuk akses baca/tulis.
Saat HPS yang berjalan di Linux(EL1) atau ATF U-Boot(EL2) menulis atau membaca dari HPS SDRAM. Hal ini mengacu pada transaksi non-secure/privilege. FPGA master harus menggunakan nilai AxPROT yang sama (b'011) untuk memastikan bahwa master dapat membaca nilai terbaru dari cache.
Ketika HPS yang berjalan di ATF/SPL(EL3) atau non-ATF U-Boot(EL3) menulis atau membaca dari HPS SDRAM, hal ini mengacu pada transaksi aman/istimewa. FPGA master harus menggunakan nilai AxPROT yang sama (b'001) untuk memastikan bahwa master dapat membaca nilai terbaru dari cache.
Untuk informasi lebih lanjut tentang protokol ACE-Lite dan AxPROT, silakan merujuk pada
https://developer.arm.com/documentation/ihi0022/e/AMBA-AXI3-and-AXI4-Protocol-Specification