Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Edisi Standar versi 21.1, pesan galat di atas mungkin terlihat saat mengeksekusi 'generate HDL' untuk Error Message Register Unloader Intel® FPGA IP Core saat menggunakan perangkat Intel® Stratix® V, Intel® Arria® V, atau Intel® Cyclone® V. Pesan galat lengkap ditunjukkan di bawah ini:
Galat: SDC_ENTITY tidak diizinkan untuk EFileKind, harus berada di {[VERILOG, VERILOG_ENCRYPT, SYSTEM_VERILOG, SYSTEM_VERILOG_ENCRYPT, VERILOG_INCLUDE, SYSTEM_VERILOG_INCLUDE, VHDL, VHDL_ENCRYPT, SDC, MIF, HEX, DAT, QXP, HPS_ISW, PLI_LIBRARY, VPI_LIBRARY, FLI_LIBRARY, OTHER]}
sembari mengeksekusi
"add_fileset_file $sdc_file SDC_ENTITY PATH $sdc_file {NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION}"
(prosedur "generate_verilog_fileset" baris 24)
diinvokasi dari dalam
"generate_verilog_fileset $name $ifdef_params_list"
(prosedur "generate_synth" baris 9)
diinvokasi dari dalam
"generate_synth altera_emr_unloader"
Patch tersedia untuk memperbaiki masalah ini pada perangkat lunak Intel® Quartus® Prime Edisi Standar versi 21.1
Unduh dan instal Patch 0.08std untuk Perangkat Lunak Intel® Quartus® Prime Edisi Standar versi 21.1 dari tautan yang sesuai di bawah ini:
(Untuk mengunduh file .run, klik kanan pada tautan di atas dan pilih "Save link as")
patch Perangkat Lunak Intel® Quartus® Prime Edisi Standar versi 21.1:
- Unduh patch 0.08std untuk Windows (.exe)
- Unduh patch 0.08std untuk Linux (.run)
- Unduh Readme untuk patch 0.08std (.txt)
Masalah ini telah diperbaiki mulai dari Intel® Quartus® Perangkat Lunak Prime Edisi Standar versi 22.1.