Sinyal pX_reset_status_n_o dari Intel® FPGA IP Streaming Avalon® P-Tile untuk PCI* Express mencakup karakteristik akumulatif yang terkait dengan jumlah asersi pin_perst_n back to back.
Setiap acara pin_perst_n back-to-back akan diantrikan, dan dieksekusi satu demi satu, yang memengaruhi total waktu yang diperlukan untuk Intel® FPGA IP Streaming P-Tile Avalon® untuk PCI* Express keluar dari reset dan menolak sinyal pX_reset_status_n_o.
Gambar 1. menunjukkan Intel® FPGA IP Streaming Avalon® P-Tile untuk perilaku PCI Express ketika suatu penegasan pin_perst_n tunggal dikeluarkan dari host. Gambar 2. menunjukkan karakteristik akumulatif ketika beberapa pin_perst_n asersi dikeluarkan.
Panduan Pengguna P-Tile Avalon® Streaming Intel® FPGA IP untuk PCI* Express akan diperbarui untuk menyertakan informasi ini.