Karena masalah di Intel® Quartus® Prime Pro Edition Software versi 22.1, F-Tile SDI II Intel® FPGA IP akan gagal selama proses kompilasi denganmenggabungkan mode simplex TX dan RX di saluran yang sama, pesan galat berikut akan muncul selama tahap Generasi Logika:
- Galat (21842): Logika dukungan tidak dapat dihasilkan karena komponen IP yang digunakan dalam desain memiliki pengaturan yang bertentangan
- Galat: Desain tidak dapat diprogram ke F-Tbin yang tersedia karena batasan lokasi yang diberikan bertentangan, atau karena desain memerlukan sumber daya yang lebih banyak dibandingkan dengan yang tersedia pada perangkat saat ini
- Galat: Quartus Prime Logic Generation Tool tidak berhasil. 22 galat, 0 peringatan
- Galat (21794): Kompilasi Lengkap Quartus Prime tidak berhasil. 24 galat, 2 peringatan
Masalah ini disebabkan oleh Intel® Quartus® Perangkat Lunak Edisi Prime Pro tidak dapat menggabungkan profil SDI II TX tunggal dengan beberapa profil SDI II RX ketika dalam mode multirate.
Untuk mengatasi masalah ini saat menggunakan TX dan RX dalam mode simpleks, jalur TX dan RX harus dipisahkan menjadi dua saluran berbeda untuk melewati kompilasi pada tahap Generasi Logika.
Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime Edisi Pro di masa mendatang.