ID Artikel: 000090599 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/01/2023

Mengapa sinyal o_rx_pcs_ready gagal menegaskan selama simulasi F-Tile Ethernet Multirate Intel® FPGA IP Rekonfigurasi Dinamis ketika profil startup menggunakan subset FGT PMAs dalam grup konfigurasi ulang.

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Antarmuka
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel® Quartus® Prime Pro Edition Software versi 22.1, o_rx_pcs_ready akan gagal menegaskan selama simulasi F-Tile Ethernet Multirate Intel® FPGA IP Dynamic Reconfiguration Design Example ketika profil startup menggunakan subset FGT PMAS dalam grup rekonfigurasi.

    Misalnya, jika menggunakan F-Tile Ethernet Multirate Intel® FPGA IP dengan grup konfigurasi ulang 100GE-4 yang dapat dikonfigurasi ulang dan menggunakan profil 100GE-2 sebagai profil startup Anda (profil startup menggunakan 2 dari 4 transiden FGT dalam grup rekonfigurasi).

    Resolusi

    Untuk mengatasi masalah ini dalam simulasi, pastikan bahwa profil startup menggunakan superset transceivr FGT untuk semua profil konfigurasi ulang dinamis dalam desain.

    Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime Edisi Pro di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri I

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.