ID Artikel: 000090688 Jenis Konten: Errata Terakhir Ditinjau: 10/05/2022

Mengapa bendera kesalahan ECC diamati saat menguji inti Intel® FPGA IP Interlaken (Generasi ke-2) pada perangkat keras?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Interlaken (Generasi ke-2) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dalam Intel® Quartus® Prime Edisi Pro Edisi Perangkat Lunak versi 21.4 dan sebelumnya, Interlaken (Generasi ke-2) Intel® FPGA IP inti gagal untuk mendorong galat kode koreksi kesalahan (ECC) dengan sinyal valid data, sehingga kesalahan ECC mungkin salah dilaporkan.

Resolusi

Tidak ada solusi untuk masalah ini saat menggunakan Perangkat Lunak Intel® Quartus® Prime Edisi Pro versi 21.4 dan sebelumnya.
Masalah ini telah diperbaiki mulai pada versi 22.1 dari perangkat lunak Intel® Quartus® Prime Edisi Pro.

Produk Terkait

Artikel ini berlaku untuk 2 produk

FPGA dan SoC FPGA Intel® Agilex™
Intel® Stratix® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.