ID Artikel: 000090729 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 05/06/2023

Galat Internal: Galat Internal: Sub-sistem: LAB, File: /quartus/legality/lab/lab_fm_40_config_creator_module.cpp, Baris: 1513

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Edisi Pro v21.4, Anda mungkin melihat galat internal berikut ketika desain menggunakan clock dari beberapa input partisi yang sebenarnya terhubung ke sumber clock datar yang sama.

    Galat Internal: Sub-sistem: LAB, File: /quartus/legality/lab/lab_fm_40_config_creator_module.cpp, Baris: 1513

    PEMECAH LCB TIDAK DAPAT MENEMUKAN SOLUSI. PERIKSA DEBUG

    LCB ilegal terdeteksi.

    Modifikasi ke netlist atom yang tidak dilegalkan dibuat dalam Tahap: Retime.

    Masalah ini memengaruhi desain yang menargetkan perangkat Intel Agilex® FPGA.

    Resolusi

    Untuk mengatasi masalah ini di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 21.4, gabungkan port input terduplikasi tersebut menjadi satu.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 22.2.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.