Ketika kode koreksi kesalahan (ECC) dihidupkan di ANTARMUKA Memori Eksternal (EMIF) HPS pada perangkat Intel® Stratix® 10 SX, alamat memori menghasilkan data ECC untuk antarmuka F2H dan F2SDRAM0/1/2. master FPGA ke HPS harus menggunakan alamat memori yang sama dengan MPU bahkan ketika menggunakan antarmuka F2SDRAM0/1/2. Jika tidak, galat ECC mungkin dipicu. Pembatasan ini tidak berlaku ketika ECC dimatikan.
Ketika master MPU dan master FPGA ke HPS mendapatkan akses ke ruang memori lebih rendah dari 2 GB, alamat memori digunakan dari 0x0000 0000 hingga 0x7FFF FFFF.
Ketika master FPGA ke HPS dan master MPU mendapatkan akses ke ruang memori yang lebih besar dari 2 GB, MPU menggunakan alamat alias yang didefinisikan dalam file DTS untuk mengakses alamat memori ini. Master FPGA ke HPS harus menggunakan alamat alias yang sama alih-alih alamat fisik untuk semua antarmuka F2SDRAM0/1/2.
Berikut adalah contoh HPS EMIF 4 GB dalam perangkat Intel® Stratix® 10 SX:
Dalam DTS, memori didefinisikan menjadi dua wilayah, seperti yang ditunjukkan di bawah ini. Kemudian master FPGA ke HPS dan MPU harus menggunakan alamat dari 0x1080000000 hingga 0x10FFFFFFFF untuk mengakses ruang memori 2 GB ~ 4 GB.
memori {
reg = <0 0x00000000 0 0x80000000>,
0x80000000> <0x10 0x80000000 0;
};
Untuk mengaktifkan akses ke ruang memori 4 GB penuh dengan alamat alias yang ditunjukkan di atas, register firewall F2SDRAM berikut juga harus diatur sebagai berikut:
#Example, konfigurasi wilayah0 F2SDRAM0, andadapat mengonfigurasinya di sumber U-Boot, yaitu uboot-socfpga\arch\arm\mach-socfpga\spl_s10.c
penulisan (0x1000000, 0xF8020210); region0addr_base
penulisan (0x0, 0xF8020214); region0addr_baseext
penulisan(0xFFFFFFFF, 0xF8020218); region0addr_limit (32bit lebih rendah)
penulisan (0x10, 0xF802021C); region0addr_limitext (32bit atas)
penulisan(0x1, 0xF8020204); enable_set untuk wilayah