ID Artikel: 000090912 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 13/12/2022

Mengapa Intel® Stratix®10 FPGA Kit Peralatan Debug EMIF yang menunjukkan nilai yang salah pada parameter Kecepatan IP di tab Konfigurasi Memori?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Antarmuka Memori Eksternal Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 21.4, Kit Peralatan Debug EMIF menunjukkan nilai yang salah pada parameter Kecepatan IP.

    Masalah ini terjadi karena Kit Peralatan Debug EMIF mengacu pada Laju PHY alih-alih Laju IP.

     

     

    Resolusi

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 22.3.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.