Mengapa kompilasi gagal selama tahap Generasi Logika Dukungan ketika transiver TX & RX simplex yang berjalan pada kecepatan data yang berbeda ditempatkan pada saluran yang sama?

Karena masalah dalam Intel® Quartus® Prime Edisi Pro Edisi Perangkat Lunak versi 22.1 dan sebelumnya, ketika transiver TX dan RX simplex yang berjalan pada kecepatan data yang berbeda ditempatkan pada saluran yang sama, kompilasi akan gagal pada tahap Generasi Dukungan-Logika selama kompilasi dengan pesan galat berikut:

Galat(21842): Logika dukungan tidak dapat dihasilkan karena komponen IP yang digunakan dalam desain memiliki pengaturan yang bertentangan

Galat(21843): Konflik 0 ----------------------------------------------------------------

Galat(21843): Variabel input:

Galat(21843): user.bb_f_ux_tx[0] -> du_inst|sdi_mr_du_sys_inst|tx_phy|tx_phy|dphy_hip_inst|persystem[0].perxcvr[0].fgt.tx_ux.x_bb_f_ux_tx

Galat(21843): flux_mode == FLUX_MODE_CPRI

Galat(21843): is_used == TRUE

Galat(21843): lokasi == UX0

Galat(21843): user.bb_f_ux_rx[0] -> du_inst|sdi_mr_du_sys_inst|rx_phy|rx_phy|dphy_hip_inst|persystem[0].perxcvr[0].fgt.rx_ux.x_bb_f_ux_rx

Galat(21843): flux_mode == FLUX_MODE_BYPASS

Galat(21843): is_used == TRUE

Galat(21843): lokasi == UX0

Untuk mengatasi masalah ini, atur FLUX_MODE ke BB_DONT_CARE di sisi TX di Intel® Quartus® Settings File (QSF) menggunakan pengaturan berikut:

set_instance_assignment -name HSSI_PARAMETER "flux_mode=__BB_DONT_CARE__" -to

Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 22.2.