ID Artikel: 000091012 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/02/2023

Mengapa status RxErr diserahkan setelah menegaskan port "pld_clrpcs_n[1:0]" saat menggunakan Intel® FPGA IP P-Tile untuk PCI Express?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Antarmuka
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Status RxErr akan ditegaskan setelah mengatur ulang Intel® FPGA IP P-Tile untuk PCI Express dengan port pld_clrpcs_n[1:0].

    Resolusi

    Menurut revisi spesifikasi PCI Express Base 4.0 versi 1.0, register sticky termasuk status RxErr tidak dihapus setelah semua jenis reset konvensional (dingin, hangat, atau panas).

    Hapus status RxErr pada register ruang konfigurasi PCI Express sebelum memeriksa status RxErr selama transaksi data.

    Perilaku ini tidak akan berubah dalam rilis perangkat lunak Intel® Quartus® Prime Edisi Pro di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri F
    Intel® Stratix® 10 DX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.