ID Artikel: 000091170 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 31/03/2023

Galat(19261): Signal pcie_rstn_pin_perst telah dibatasi ke lokasi yang merupakan pin tujuan ganda yang dapat digunakan oleh PCIe HIP sebagai nPERST.

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Avalon-ST Intel® Stratix® 10 Hard IP for PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Galat berikut akan terlihat saat mengkompirasi desain yang mencakup Intel® Stratix® 10 Hard IP untuk PCI Express yang menargetkan OPN perangkat 1SG040*.
    Pin nPERSTL0 dari paket perangkat ini adalah tujuan ganda dan terletak di bank 3.0 V.

    Galat(19261): Signal pcie_rstn_pin_perst telah dibatasi ke lokasi yang merupakan pin tujuan ganda yang dapat digunakan oleh PCIe HIP sebagai nPERST.

    Resolusi

    Saat menggunakan pin ini sebagai PCI Express nPERST dengan standar I/O 1.2 V, 1.5 V, 1.8 V, 2.5 V, atau 3.0 V LVTTL, tugas berikut harus ditambahkan di file pengaturan Perangkat Lunak Intel® Quartus® Prime (.qsf) untuk menonaktifkan penggunaan GPIO dan untuk menyelesaikan galat.
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pin_name

    Contoh:
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.3.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.