Jika Anda menggunakan mode konfigurasi streaming x16 atau Avalon streaming x32 Avalon® pada Intel Agilex® Seri 7 F 019/023, Intel Agilex® 7 Seri I 019/023, dan perangkat masa depan, ada batasan penggunaan pin serba guna untuk menghilangkan kebutuhan daya siklus FPGA saat FPGA memasuki kondisi kesalahan langka yang tidak dapat direkam.
Lihat tabel berikut untuk batasan pin serasi untuk skema konfigurasi Avalon streaming x16 atau x32.
| Pin Tujuan Ganda | Avalon® streaming x16 | Avalon streaming x32 | ||
| Tidak Digunakan dalam Mode Pengguna | Digunakan dalam Mode Pengguna | Tidak Digunakan dalam Mode Pengguna | Digunakan dalam Mode Pengguna | |
| AVST_CLK | Pengaturan: Sebagai input yang dinyatakan tri | Pengaturan: Gunakan sebagai I/O reguler Koneksi pin: Digunakan sebagai input dan menetapkan PIN ALL dalam penugasan pin. | Pengaturan: Sebagai input yang dinyatakan tri | Pengaturan: Gunakan sebagai I/O reguler Koneksi pin: Digunakan sebagai input dan menetapkan PIN ALL dalam penugasan pin. |
| AVST_VALID | ||||
| AVST_DATA[15:0] | ||||
| AVST_DATA[31:16] | Tanpa batasan; dapat pengaturan apa pun. | |||
Catatan:
1. Semua pin dalam nama grup yang sama harus diberikan ke pin fisik pada penugasan pin. Misalnya, jika hanya 2 dari 16 pin dari pin AVST_data[15:0] yang digunakan, semua 16 pin harus ditugaskan ke pin fisik, termasuk pin yang tidak digunakan dalam desain pengguna.
2. Semua pin yang ditetapkan dalam penugasan pin harus dalam keadaan yang diketahui, baik pull-up yang lemah atau pull-down.
3. Pembatasan ini tidak berlaku untuk Intel Agilex® 7 seri F 012/014/022/027 dan Intel Agilex® perangkat 7 Seri I 022/027.
Informasi di atas juga dapat ditemukan di Intel Agilex® Panduan Pengguna Konfigurasi.