ID Artikel: 000091381 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/07/2022

Mengapa saya melihat hasil yang tidak diharapkan saat menggunakan Configuration Intercept Interface (CII) untuk mengakses register ruang konfigurasi dengan alamat yang lebih besar dari 8 bit pada P-Tile atau F-Tile Avalon® Streaming Intel® ...

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Wharf Rock Avalon-ST untuk PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Edisi Pro v22.1 dan versi sebelumnya, akses register ruang konfigurasi menggunakan Configuration Intercept Interface (CII) dengan alamat yang lebih besar dari 8 bit mungkin tidak berfungsi dengan benar saat dukungan VIRTIO diaktifkan. Akses register ruang konfigurasi di mana 8 bit bawah alamat register bertepatan dengan register VIRTIO akan diakui sebagai akses register VIRTIO terlepas dari nilai bit dua alamat atas.

    Resolusi

    Masalah ini telah diperbaiki di Intel® Quartus® Perangkat Lunak Prime Edisi Pro v22.2.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    FPGA dan SoC FPGA Intel® Agilex™
    Intel® Stratix® 10 DX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.