ID Artikel: 000091390 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/06/2023

Mengapa mengakses alamat register yang tidak valid pada bus manajemen AXI-Lite dari MACsec Intel® FPGA IP menyebabkan bus macet?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Antarmuka
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah di Intel® Quartus® Prime Edisi Pro Edisi Perangkat Lunak versi 22.2, akses ke alamat yang tidak valid pada bus manajemen AXI-Lite dari Intel® FPGA IP MACsec akan menyebabkan bus macet.

Resolusi

Untuk mengatasi masalah ini di Intel® Quartus® Perangkat Lunak Prime Edisi Pro v22.2, jangan coba mengakses alamat register yang tidak valid (tidak ditentukan) pada bus AXI-Lite.
Masalah ini telah diperbaiki dimulai dengan rilis versi 22.3 dari perangkat lunak Intel® Quartus® Prime Edisi Pro.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.