ID Artikel: 000091459 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 12/09/2023

Mengapa saya melihat jumlah kredit yang berkurang sesaat pada Antarmuka Kontrol Aliran TX dari Intel® FPGA IP Streaming Avalon® P-Tile untuk PCI Express?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Antarmuka
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.2 dan versi sebelumnya, Anda mungkin melihat penurunan jumlah kredit sesaat pada Antarmuka Kontrol Aliran TX dari Intel® FPGA IP Streaming Avalon® P-Tile untuk PCI Express. Dampak dari masalah ini terbatas pada penurunan jumlah kredit itu sendiri karena nilai jumlah kredit yang benar akan tercermin dalam siklus clock berikutnya dan tidak mempengaruhi integritas pelacakan kredit secara keseluruhan dalam kekayaan intelektual (IP).

    Resolusi

    Untuk mengatasi masalah ini, menerapkan filter jumlah kredit dalam logika pengguna yang membandingkan nilai jumlah kredit saat ini dengan nilai jumlah kredit sebelumnya untuk membatalkan penurunan nilai jumlah kredit.

    Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Stratix® 10 DX FPGA
    FPGA dan SoC FPGA Intel® Agilex™ Seri F

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.