ID Artikel: 000091590 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 01/06/2023

Mengapa simulator perangkat lunak ModelSim*-Intel® FPGA menghasilkan kesalahan saat menyimulasikan contoh desain IP Intel Agilex® 7 FPGA EMIF dengan monitor Efisiensi diaktifkan?

Lingkungan

  • Perangkat Lunak Desain Intel® Quartus® Prime
  • Alat Simulasi Intel® FPGA
  • Komponen Debug Antarmuka Memori Eksternal Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Saat menjalankan simulasi register transfer level (RTL) untuk® Intel Agilex FPGA contoh desain IP EMIF dengan mengaktifkan monitor Efisiensi, terjadi galat pada pesan galat berikut:

    Galat (vsim-8604) .. /ip/ed_sim/ed_sim_dut/altera_amm_effmon_191/sim/altera_amm_effmon_single_top.sv(246): NaN (bukan angka) yang dihasilkan dari operasi divisi

    Resolusi

    Masalah ini telah diperbaiki di Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.2 atau versi yang lebih baru.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    FPGA dan SoC FPGA Intel® Agilex™
    Perangkat Konfigurasi Intel® FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.