Apa yang bisa menjadi alasan untuk performa penulisan rendah Intel® Stratix® jalur respons penulisan IP 10 MX/NX FPGA High Bandwidth Memory (HBM2) dalam mode backpressure AXI?

Performa penulisan rendah pada jalur respons tulis dalam mode backpressure AXI adalah karena alasan berikut:

Ketika backpressure AXI diaktifkan, nomor throughput tulis yang diinginkan tidak dapat dicapai.  Dalam mode ini, respons baca logika lunak FIFO instan, tetapi saat ini terlalu dangkal untuk menyerap semburan respons tulis yang mengakibatkan IP Intel® Stratix® 10 MX/NX FPGA High Bandwidth Memory (HBM2) yang tertekan. Internal HBMC, backpressure ini menghasilkan backpressure pada saluran perintah tulis, yang membatasi throughput sistem secara keseluruhan.

Kedalaman respons penulisan Intel® Stratix® 10 MX/NX FPGA High Bandwidth Memory (HBM2) IP FIFO perlu ditingkatkan dari 16 hingga 32. Karena 12 slot FIFO diperlukan untuk mengadaptasi protokol backpressure AXI4 dan HBMC, jumlah slot yang tersedia untuk buffering meningkat dari 4 hingga 28. Jumlah MLAB tidak berubah, tetapi lebar counter FIFO meningkat 1 bit.

Masalah ini saat ini dijadwalkan untuk diselesaikan dalam rilis Intel® Quartus® Perangkat Lunak Edisi Prime Pro di masa mendatang.