Ya, ada beberapa pembaruan/perubahan final Intel® Stratix® 10 model IBIS, stratix10 models.xls (daftar model), dan stratix10_v3p0.ibs (file IBIS di dalam stratix10.zip), yang tercantum di bawah ini
1. Dalam file stratix10 models.xls, kami telah menghapus nama model dsstl12, dpod12, sstl12, dan pod12 IBIS dengan pengaturan kombinasi p0 dan s1 atau p0 dan pemberhentian pada chip (OCT).
Hal ini karena model dsstl12, dpod12, sstl12, dan pod12 salah tercantum dengan pengaturan pra-penekanan 0 (p0). Standar I/O ini tidak mendukung pengaturan pra-penekanan 0 saat laju slew adalah 1.
2. Dalam file stratix10_v3p0.ibs, kami telah menambahkan nama model sstl18ii_in_hps_lv IBIS di bawah kata kunci [Pin].
Ini karena model sstl18ii_in_hps_lv ada tetapi tidak ada dari bagian deklarasi di bawah kata kunci [Pin].
3. dalam file models.xls stratix10_v3p0.ibs dan stratix10, kami telah menghapus pengaturan 'p0' dari nama model 1.2V, 1.5V, 1.8V, 2.5V, 3.0V LVCMOS, dan 3.0V LVTTL IBIS.
Ini karena model untuk 1.2V, 1.5V, 1.8V, 2.5V, 3.0V LVCMOS, dan 3.0V LVTTL salah berisi pengaturan p0. Standar I/O ini tidak mendukung fitur pra-penekanan.
4. Dalam file stratix10 models.xls, kami telah menambahkan nama model IBIS LVCMOS 1,8V yang didukung untuk bank HPS I/O.
Hal ini karena nama model IBIS LVCMOS 1,8V yang didukung untuk bank HPS I/O hilang dalam berkas stratix10 models.xls. Model yang hilang adalah
J. 18_io_d10s0_hps_lv
B. 18_io_d10s1_hps_lv
c. 18_io_d12s0_hps_lv
d. 18_io_d12s1_hps_lv
E. 18_io_d16s0_hps_lv
F. 18_io_d16s1_hps_lv
G. 18_io_d2s0_hps_lv
H. 18_io_d4s0_hps_lv
i. 18_io_d4s1_hps_lv
J. 18_io_d6s0_hps_lv
K. 18_io_d6s1_hps_lv
i. 18_io_d8s0_hps_lv
m. 18_io_d8s1_hps_lv
N. 18_io_r25_hps_lv
O. 18_io_r50_hps_lv
File Intel® Stratix® 10 models.xls dan stratix10_v3p0.ibs akan diperbaik dalam revisi di masa depan.