ID Artikel: 000091739 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 12/09/2023

Mengapa desain SDI II Intel® FPGA IP Multi-rate (hingga 12G-SDI) gagal berfungsi saat menggabungkan mode simpleks TX dan RX di saluran yang sama dengan perangkat Intel Agilex® 7?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Antarmuka
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.2 dengan patch 0.06 terinstal, desain F-tile SDI II Intel® FPGA IP Multi-rate (hingga 12G-SDI) akan gagal berfungsi saat menggabungkan mode simpleks TX dan RX di saluran yang sama.

Masalah ini tidak memengaruhi desain HD-SDI, 3G-SDI, dan Triple rate (hingga 3G-SDI) dengan mode simpleks TX dan RX di saluran yang sama.

Resolusi

Untuk mengatasi masalah ini, jalur TX dan RX harus dipisahkan menjadi dua saluran yang berbeda saat menggunakan mode simpleks TX dan RX dalam desain Multi rate.

Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

Produk Terkait

Artikel ini berlaku untuk 1 produk

FPGA dan SoC FPGA Intel® Agilex™

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.