Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.2, pesan galat berikut muncul selama Intel® Quartus® Prime Pro kompilasi saat membuat desain contoh Intel® FPGA IP F-tile SDI II dengan AXIS-VVP diaktifkan penuh dan Tidak ada Kit Pengembangan yang dipilih:
- Galat(20521): Refclk input IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll didorong oleh sumber ilegal: pin virtual. Sumber refclk IOPLL harus berupa IOPLL lain atau pin input refclk khusus
Untuk mengatasi masalah ini, ketika memilih Tidak ada Development Kit di F-tile SDI II Intel® FPGA IP contoh desain dengan AXIS-VVP diaktifkan penuh, baris komentar <set_instance_assignment -name VIRTUAL_PIN ON -untuk clk_3a_gpio_p_2> dalam pengaturan file File Pengaturan Intel® Quartus® (QSF) dan mengkompilasi ulang desain.
Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.