ID Artikel: 000092164 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 26/11/2024

Standar I/O mana yang mendukung penetapan VCCIO_XX VREF_MODE (VREF Internal) saat menggunakan perangkat Stratix® 10?

Lingkungan

    Perangkat Lunak Desain Intel® Quartus® Prime
    Antarmuka Memori Eksternal Intel® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Untuk perangkat Stratix® 10, POD-12, SSTL-12, HSTL-12 Kelas I dan Kelas II adalah standar I/O yang mendukung VREF internal. Namun, VREF internal hanya tersedia untuk kasus penggunaan antarmuka memori eksternal (EMIF).

Resolusi

Aplikasi atau protokol yang berbeda akan memiliki opsi standar I/O yang berbeda yang tersedia yang mendukung VREF Internal. Informasi lebih lanjut tentang ini dapat ditemukan di Antarmuka Memori Eksternal Stratix® 10 FPGA Panduan Pengguna IP.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.