ID Artikel: 000092287 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 27/02/2023

Mengapa F-Tile JESD204B Intel Agilex® 7 FPGA IP gagal melakukan pengujian loopback eksternal?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam Intel® Quartus® Prime Edisi Pro Edisi Perangkat Lunak versi 22.3 dan sebelumnya, Adaptasi FGT Rx tidak dapat dilakukan dalam pengujian loopback internal dan eksternal, yang mengarah ke kegagalan pengujian.

    Masalah ini disebabkan oleh pengaturan yang salah dalam F-Tile JESD204B Intel Agilex® 7 FPGA IP.

     

    Resolusi

    Hingga saat ini tidak ada solusi.
    Masalah ini direncanakan akan diperbaiki dalam rilis Intel® Quartus® Perangkat Lunak Prime Edisi Pro di masa depan.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri F

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.