ID Artikel: 000092450 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/08/2023

Mengapa contoh desain multi-instance saya untuk Intel® FPGA Hard IP Ethernet F-tile gagal mencapai tautan secara terputus-putus?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.3, logika pengaturan ulang untuk contoh desain multi-instance untuk Intel® FPGA Hard IP Ethernet F-tile tidak diterapkan dengan benar. Hal ini menyebabkan kegagalan tautan terputus-putus pada saat memunculkan contoh desain awal. Masalah ini ada untuk semua contoh desain multi-instans, terlepas dari varian IP.

    Resolusi

    Untuk mengatasi masalah ini, lakukan langkah-langkah berikut ini:

    1. Navigasikan ke direktori <design example name>/hardware_test_design/.
    2. Buka berkas eth_f_hw.v. Ini adalah contoh desain tingkat atas.
    3. Ubah baris berikut:

    DARI:

    menetapkan rst_n[i] = arst;

    UNTUK:

    menetapkan rst_n[i] = source_rst_n;

    1. Kompilasi contoh desain.

    Masalah ini diperbaiki dimulai dengan Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.4.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.