ID Artikel: 000092452 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/08/2023

Mengapa saya melihat masalah stabilitas dengan contoh desain JESD204C yang menggunakan Intel® FPGA IP F-Tile JESD204C dalam loopback eksternal?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.3, contoh desain JESD204C yang menggunakan Intel® FPGA IP F-Tile JESD204C dalam loopback eksternal mungkin mengalami masalah stabilitas.

    Tergantung pada varian yang tepat yang Anda gunakan, masalah ini mungkin memanifestasikan diri sebagai peristiwa emb_unlock_err, sh_unlock_err, rx_gb_underflow_err, cmd_par_err, invalid_eoemb, invalid_eomb, invalid_sync_header dan lane_deskew_err.

    Resolusi

    Patch tersedia untuk memperbaiki masalah ini untuk Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.3.
    Unduh dan instal patch 0.11 dari tautan yang sesuai di bawah ini, lalu buat ulang file pemrograman Anda.

    Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri I

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.