ID Artikel: 000092736 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/08/2023

Mengapa status sinyal rx_ready tidak menjadi tinggi ketika konfigurasi ulang dinamis dari kecepatan tinggi (>6G) ke kecepatan rendah (<=6G) dilakukan dalam Contoh Desain Multirate CPRI?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.3, sinyal status rx_ready tidak akan tinggi dalam Contoh Desain Multirate CPRI saat mengonfigurasi ulang secara dinamis dari kecepatan tinggi (>6G) ke kecepatan rendah (<=6G).

Resolusi

Untuk mengatasi masalah ini di perangkat lunak Intel® Quartus® Prime Pro Edition versi 22.3 ketika Anda secara dinamis mengkonfigurasi ulang laju CPRI dari varian kecepatan tinggi (>6G) ke varian kecepatan rendah (<=6G), ikuti langkah-langkah di bawah ini.

  1. Unduh skrip solusi "ftile-cpri-dr-test.tcl"
  2. Arahkan ke <your_example_design_directory>/hardware_test_design/hwtest/
  3. Ganti file " ftile_cpri_dr_test.tcl" dengan file yang diunduh.

Perubahan utama dalam skrip solusi adalah dua perintah Akses Atribut FGT yang dinyatakan dalam 6 Gbps dan di bawah tarif CPRI:

  • CPI_assert_req 0 $RESET_LANE($lane_angka)
  • CPI_assert_req 0 $SET_MODE_BYPASS($lane_number)

Masalah ini diperbaiki dimulai dengan Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.4.

Produk Terkait

Artikel ini berlaku untuk 2 produk

FPGA dan SoC FPGA Intel® Agilex™ Seri F
Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.