ID Artikel: 000092752 Jenis Konten: Errata Terakhir Ditinjau: 11/04/2023

Mengapa perangkat Intel Agilex® 7 gagal dikonfigurasi ulang setelah clock referensi F-tile System PLL memiliki kerugian sementara?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel® Quartus® Prime Pro Edition Software versi 23.1 dan sebelumnya, jika clock referensi F-tile System PLL Anda mengalami penghentian atau kondisi kehilangan sementara, Anda mungkin mengamati perangkat Intel Agilex® 7 gagal untuk mengonfigurasi ulang.

    Intel menyarankan Anda memberikan clock referensi yang stabil selama operasi desain setelah clock referensi Anda untuk PLL Sistem Ubin F tersedia.

    Jika Anda tidak dapat mematuhi ini, Anda harus mengonfigurasi ulang perangkat.

    Resolusi

    Untuk mengatasi masalah ini, Anda harus mencoba mengonfigurasi kembali perangkat Anda jika konfigurasi ulang pertama Anda gagal.

    Masalah ini akan diperbaiki dalam rilis Intel® Quartus® Perangkat Lunak Prime Edisi Pro di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri F

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.