ID Artikel: 000093171 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/11/2023

Mengapa akurasi stempel waktu Intel® Stratix® 10 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel® FPGA IP dengan varian MGBASE-T PHY lebih rendah dari nilai yang diharapkan?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    1G 2.5G 5G 10G Multi-rate Ethernet PHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition Versi 22.3, desain Intel® Stratix® 10 dengan 1G/2.5G/5G/10G Multi-rate Ethernet PHY Intel® FPGA IP dengan varian MGBASE-T memiliki nilai akurasi stempel waktu Precision Time Protocol (PTP) yang lebih tinggi dari perkiraan. Kegagalan akurasi diamati ketika kecepatan yang dipilih adalah 2,5G dan lebih rendah.

Resolusi

Saat ini tidak ada solusi. Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.