Fungsi Transceiver Transceiver Native PHY Intel® Stratix® 10 IP rx_pma_clkslip dan rx_bitslip dapat digunakan untuk keselarasan kata RX transiver pada perangkat Intel® Stratix® 10 L-Tile dan H-Tile.
Port rx_pma_clkslip bertindak pada lampiran sedang fisik (PMA). Ketika disangkal, hal ini menyebabkan deserializer melewatkan satu bit serial atau menjeda clock serial selama satu siklus untuk mencapai keselarasan kata. Data yang dijeda akan disalurkan ke gearbox opsional.
Port rx_bitslip bekerja pada physical coding sublayer (PCS). Ketika dinyatakan The rx_parallel_data tergelincir 1 bit untuk setiap tepi positif dari input rx_bitslip . Bit tergelincir terlihat pada keluaran gearbox.
Saat menggunakan gearbox, biasanya digunakan dalam mode 40:66 bit. Jika Anda menggunakan port rx_pma_clkslip untuk menjeda data pada domain 40 bit, hal ini dapat mengakibatkan kurangnya penyelarasan kata pada domain 66 bit.
Gunakan port rx_bitslip Transceiver Transceiver L dan H-Tile PHY Intel® Stratix® 10 IP rx_bitslip untuk konfigurasi transiver yang menggunakan gearbox.