ID Artikel: 000093262 Jenis Konten: Errata Terakhir Ditinjau: 11/06/2025

Mengapa IP FPGA O-RAN hanya mengizinkan satu bagian dalam satu paket U-plane ketika numprbu = 0?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dalam O-RAN FPGA IP Webcore versi 22.3 dan sebelumnya, hanya satu bagian yang diperbolehkan dalam satu paket U-plane ketika numPrbu = 0.
IP ORAN FPGA tidak mengizinkan beberapa bagian dengan numPrbu = 0 dalam satu paket U-plane.

Resolusi

Masalah ini telah diperbaiki dimulai dengan Perangkat Lunak Quartus® Prime Pro Edition versi 23.4.

Produk Terkait

Artikel ini berlaku untuk 7 produk

Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I
Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 GX FPGA
Intel® Arria® 10 FPGA dan SoC FPGA
Intel® Stratix® 10 DX FPGA
Intel® Stratix® 10 TX FPGA
FPGA dan SoC FPGA Intel® Agilex™ Seri F

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.