Mengapa simulasi desain F-tile Serial Lite IV Intel® FPGA IP dengan mode simpleks PMA gagal?

Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.4, Anda mungkin mengamati bahwa simulasi desain Intel® FPGA IP F-Tile Serial Lite IV akan gagal dengan konfigurasi berikut:

• OPN: Intel Agilex® perangkat F-tile dengan OPN yang diakhiri dengan akhiran VR0, VR1, dan VR2
• Mode simulasi: Slowsim
• Jenis modulasi PMA: NRZ
• Jenis PMA: FGT
• Kecepatan data PMA: 17,4 Gbps
• Mode PMA: TX/RX
• Jumlah jalur PMA: >=14

Masalah ini disebabkan oleh frekuensi clock yang dihasilkan oleh model simulasi memiliki penyimpangan tinggi dari frekuensi yang diharapkan, yang menyebabkan FIFO kosong atau FIFO overflow.

Untuk mengatasi masalah ini, Anda dapat mengadopsi dua metode berikut:

1. Ubah OPN: Intel Agilex® perangkat F-tile dengan OPN yang diakhiri dengan akhiran VR3 dan AA.
2. Ubah mode simulasi dari Slowsim ke Fastsim.

Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.