Mengapa saya melihat kesalahan saat menyusun contoh desain untuk F-Tile PMA/FEC Direct PHY Intel® FPGA IP?

Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.4, saat membuat contoh desain, mengubah jenis board menjadi "Intel Agilex® FPGA I-Series transceiver SoC Dev kit" akan secara otomatis memilih AGIB027R31B1E2VR0 sebagai OPN perangkat, dan ini menyebabkan kesalahan kompilasi: "Atribut 'user.bb_f_ux_rx[0].bb.vsr_mode': Bukan nama atribut yang valid di dalam BCM 'ip_config_ux_rx".

Ikuti langkah-langkah di bawah ini untuk mengatasi masalah ini di Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 22.4.

Untuk uji simulasi:

1. Gunakan AGIB027R31B1E2V sebagai OPN di bawah tab Perangkat sebelum membuat desain contoh
2. Saat membuat desain contoh, di bawah "Pilih Papan", pilih Tidak Ada
3. Menghasilkan desain contoh

Untuk pengujian perangkat keras:

1. Gunakan AGIB027R31B1E2V sebagai OPN di bawah tab Perangkat sebelum membuat desain contoh
2. Saat membuat desain contoh, di bawah "Pilih Papan", pilih Tidak Ada
3. Menghasilkan desain contoh
4. Sebelum menyusun desain, salin semua pengaturan QSF dari Perangkat Lunak Prime Pro Edition versi 22.3 Intel® Quartus® dan perbarui di QSF yang dihasilkan
5. "Centang assembler" jika tidak dipilih secara default sebelum memulai kompilasi.

Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.