Saat menggunakan Intel® FPGA IP Multirate F-Tile PMA/FEC Direct PHY dengan Fiber Channel RSFEC diaktifkan, Anda mungkin melihat tx_ready terjebak rendah setelah memicu tx_reset.
Meskipun penanda perataan tidak diperlukan saat menggunakan RSFEC dengan mode Saluran Fiber. Anda harus tetap memberikan tx_am_gen_2x_ack dengan menghitung siklus tx_clkout untuk menyelesaikan jabat tangan SRC. Kemudian tx_ready akan tinggi setelah jabat tangan selesai. Catatan ini akan diperbarui dalam rilis lebih lanjut dari Arsitektur F-tile dan Panduan Pengguna PMA dan FEC Direct PHY IP.