ID Artikel: 000094225 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 09/05/2023

Mengapa sinyal antarmuka Timestamp dari Intel® FPGA IP Ethernet Kecepatan Tiga Kecepatan untuk Intel Agilex® 7 FPGA dengan variasi inti "10/100/1000Mb Ethernet MAC" dengan Mengaktifkan Penanda Waktu tidak diekspor?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Triple-Speed Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Intel® FPGA IP Ethernet Tiga Kecepatan untuk Intel Agilex® 7 FPGA E-Tile dan F-Tile dengan variasi inti "10/100/1000Mb Ethernet MAC" tidak mendukung konfigurasi Precision Time Protocol (PTP).

Karena masalah di Intel® Quartus® Prime Edisi Pro Versi 22.3 dan 22.4, Intel® FPGA IP Ethernet Tiga Kecepatan untuk Intel Agilex® 7 E-Tile dan F-Tile dengan variasi inti "10/100/1000Mb Ethernet MAC" memiliki opsi "Aktifkan Penahan Waktu" yang salah terekspos di GUI ketika opsi "Aktifkan Internal FIFO" tidak dicentang. Perilaku ini tidak dimaksudkan, dan berkas RTL yang dihasilkan tidak mendukung operasi PTP.

Resolusi

Anda tidak boleh menghasilkan desain untuk variasi inti "10/100/1000Mb Ethernet MAC" dengan opsi "Aktifkan Penanda Waktu" diaktifkan.

Masalah ini telah diperbaiki di Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 23.1.

Produk Terkait

Artikel ini berlaku untuk 1 produk

FPGA dan SoC FPGA Intel® Agilex™

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.