ID Artikel: 000094397 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 29/03/2023

Dapatkah saya menggunakan spread spectrum reference clock (SSC) untuk Antarmuka Memori Eksternal Intel® FPGA IP?

Lingkungan

    Perangkat Lunak Desain Intel® Quartus® Prime
    Antarmuka Memori Eksternal Intel® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Spread Spectrum Clocking disebutkan oleh JEDEC dan dokumentasi kami menyatakan bahwa phase-locked loop (PLL) I/O yang digunakan oleh Antarmuka Memori Eksternal Intel® FPGA IP mendukung Spread Spectrum Clocking. Hal ini dapat membawa Anda ke kesimpulan bahwa Anda dapat menggunakan Spread Spectrum Clocking untuk Antarmuka Memori Eksternal Intel® FPGA IP.

Resolusi

Spread Spectrum Clocking (SSC) tidak didukung dengan Antarmuka Memori Eksternal Intel® FPGA IP karena perspektif penutupan waktu.

Informasi tambahan

Antarmuka Memori Eksternal Intel® FPGA IP Gude Pengguna akan diperbarui dengan informasi ini.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Intel® Arria®
Intel® Cyclone®
Intel® MAX® CPLD dan FPGA
Intel® Stratix®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.