ID Artikel: 000094532 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/11/2023

Mengapa akses register Memori Avalon® saya yang Dipetakan ke Ethernet Tile F gagal diselesaikan Intel® FPGA Hard IP?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 23.1, akses register Avalon® Memory Mapped ke Intel® FPGA Hard IP Ethernet F-tile akan gagal diselesaikan jika akses dibuat ke alamat di luar rentang yang ditentukan dalam panduan pengguna. Dalam situasi seperti itu, Anda akan melihat bahwa sinyal "waitrequest" gagal untuk de-asert.

    Resolusi

    Ada tidak ada solusi untuk masalah ini. Anda harus memastikan bahwa semua akses register dilakukan pada ruang alamat resmi.
    Masalah ini akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA dan SoC FPGA Intel® Agilex™

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.