Saat Intel® FPGA IP eCPRI tersambung ke antarmuka Ethernet Intel® FPGA Hard IP TX MAC, ada kemungkinan menerima data yang tidak relevan pada output Intel FPGA Hard IP Ethernet karena antarmuka sumber eCPRI Intel FPGA IP MAC tidak sesuai dengan persyaratan sinyal VALID antarmuka TX MAC.
Untuk membuat sambungan antara Intel FPGA IP eCPRI dan Intel FPGA Hard IP Ethernet, FIFO Penyimpanan dan Penerusan harus digunakan antara antarmuka sumber MAC Intel FPGA IP eCPRI dan Antarmuka MAC TX Intel FPGA Hard IP Ethernet.
Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.