ID Artikel: 000094920 Jenis Konten: Kompatibilitas Terakhir Ditinjau: 18/05/2023

Dapatkah LVPECL IO Standard digunakan untuk PLL Universal Interface Block (UIB) di HBM2 IP?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • High Bandwidth Memory (HBM2) Interface Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    HBM IP tidak mendukung standar LVPECL IO untuk UIB PLL.

    Resolusi

    Standar ini telah dihapus dari dokumentasi IP GUI dan Panduan Pengguna IP yang dimulai dengan Intel® Quartus® rilis versi 21.3 dan seterusnya.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 MX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.