ID Artikel: 000095014 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 29/05/2023

Mengapa Intel Agilex® 7 FPGA DDR4 IP EMIF Traffic Generator 2.0 salah menegaskan sinyal gagal?

Lingkungan

    Perangkat Lunak Desain Intel® Quartus® Prime
    Komponen Debug Antarmuka Memori Eksternal Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 20.4, ketika pengguna telah mengonfigurasi TG2 untuk mengaktifkan mode WORM, kembali ke alamat awal, dan jumlah loop lebih besar dari 1, jika kegagalan diamati oleh TG2, itu tidak akan menyatakan sinyal kegagalan dan waktu habis akan terjadi. Hal ini terjadi ketika TG2 memasuki tahap pembacaan yang ditargetkan untuk melakukan pembacaan lain ke alamat yang gagal, dan tidak meninggalkan panggung.

Resolusi

Masalah ini telah diperbaiki mulai di Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.1.

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.