ID Artikel: 000095014 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 29/05/2023

Mengapa Intel Agilex® 7 FPGA DDR4 IP EMIF Traffic Generator 2.0 salah menegaskan sinyal gagal?

Lingkungan

  • Perangkat Lunak Desain Intel® Quartus® Prime
  • Komponen Debug Antarmuka Memori Eksternal Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 20.4, ketika pengguna telah mengonfigurasi TG2 untuk mengaktifkan mode WORM, kembali ke alamat awal, dan jumlah loop lebih besar dari 1, jika kegagalan diamati oleh TG2, itu tidak akan menyatakan sinyal kegagalan dan waktu habis akan terjadi. Hal ini terjadi ketika TG2 memasuki tahap pembacaan yang ditargetkan untuk melakukan pembacaan lain ke alamat yang gagal, dan tidak meninggalkan panggung.

    Resolusi

    Masalah ini telah diperbaiki mulai di Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.1.

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.