ID Artikel: 000095062 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 01/12/2023

Mengapa saya mendapatkan kesalahan saat mengompilasi Intel® FPGA IP DMA Multisaluran H-Tile untuk Contoh Desain PCI Express* dengan konfigurasi 1 saluran?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 23.1 dan sebelumnya, kesalahan akan diamati ketika mengompilasi Intel® FPGA IP DMA Multisaluran H-Tile untuk Contoh Desain PCI Express* dengan konfigurasi 1 Saluran DMA.

Kesalahan Verilog HDL pada intel_pcie_prefetch_desc_fifo.sv(0): arah pemilihan bagian berlawanan dari arah indeks awalan

Kesalahan Verilog HDL atau VHDL pada intel_pcie_prefetch_desc_fifo.sv(0): indeks ** di luar jangkauan (**:**) untuk '**'

Resolusi

Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 GX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.