ID Artikel: 000095590 Jenis Konten: Errata Terakhir Ditinjau: 03/10/2023

Mengapa varian F-Tile dengan pengklasifikasi PTP dan Tx PTP yang diaktifkan dalam Subsistem Ethernet Intel® FPGA IP gagal dikompilasi saat menggunakan simulator Synopsys* VCS?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Antarmuka
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 23.2, varian F-Tile dengan pengklasifikasi paket PTP dan PTP yang diaktifkan dalam Subsistem Ethernet Intel® FPGA IP akan gagal dikompilasi saat menggunakan simulator Synopsys* VCS.

Masalah ini tidak mempengaruhi simulator lain yang didukung.

Resolusi

Untuk mengatasi masalah ini, tambahkan sakelar "-abaikan initializer_driver_checks" ke bagian USER_DEFINED_ELAB_OPTIONS berkas run_vcs.sh yang ditemukan di direktori <contoh nama proyek desain>/example_testbench.

Masalah ini telah diperbaiki di versi 23.3 Perangkat Lunak Intel® Quartus® Prime Pro Edition.

Produk Terkait

Artikel ini berlaku untuk 1 produk

FPGA dan SoC FPGA Intel® Agilex™

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.