ID Artikel: 000095886 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 07/12/2024

Mengapa laporan kompilasi menampilkan 0,9 V untuk tegangan VCCL_HPS terlepas dari pengaturan Nilai VCCL_HPS di perangkat 10 SX Stratix®?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Quartus® Prime Pro Edition versi 23.2 dan versi sebelumnya, Pin Semua Paket Laporan Kompilasi salah menampilkan 0,9 V untuk kolom tegangan bagi VCCL_HPS terlepas dari pengaturan Nilai VCCL_HPS di pengaturan parameter Sistem Prosesor Keras Stratix® 10.

    Misalnya, meskipun Anda menetapkan Nilai VCCL_HPS ke SmartVID, Pin Semua Paket Laporan Kompilasi salah menampilkan 0,9 V di kolom tegangan untuk VCCL_HPS.

    Resolusi

    Abaikan tegangan VCCL_HPS yang ditampilkan di Pin Semua Paket Laporan Kompilasi di perangkat Intel® Stratix® 10 SX. Anda dapat menghubungkan pin VCCL_HPS ke 0,9 V, 0,94 V, atau SmartVID yang dipilih dalam pengaturan parameter Hard Processor System Intel® Stratix® 10.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.