ID Artikel: 000095892 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 10/10/2023

Apakah ada masalah dalam Panduan Pengguna Intel® FPGA IP ASMI Parallel II?

Lingkungan

    Perangkat Lunak Desain Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya. Ada beberapa nama port yang salah, catatan yang salah, dan beberapa port yang hilang.

(1) Ada port berikut pada Gambar 1 dan Tabel 2:

  • qspi_dataout (Gambar 1) , fqspi_dataout (Tabel 2)
  • qspi_dclk
  • qspi_scein
  • avl_csr_addr
  • avl_csr_rddata
  • avl_csr_rddata_valid
  • avl_mem_addr
  • avl_mem_rddata_valid
  • avl_mem_byteenble

Tapi ini tidak benar. Nama port yang benar adalah sebagai berikut:

  • qspi_pins_data
  • qspi_pins_dclk
  • qspi_pins_ncs
  • avl_csr_address
  • avl_csr_readdata
  • avl_csr_readdatavalid
  • avl_mem_address
  • avl_mem_readdatavalid
  • avl_mem_byteenable

(2) Ada catatan 3 untuk Antarmuka Saluran di Tabel 2, yang mengatakan, "Tersedia saat Anda mengaktifkan parameter antarmuka Nonaktifkan Serial Aktif khusus."
Tapi itu tidak benar. Deskripsi yang benar adalah "Tersedia saat Anda mengaktifkan parameter antarmuka Aktifkan pin SPI."

(3) Ada port yang hilang berikut pada Tabel 2:

SinyalLebarArahDeskripsi
atom_ports_dclk1OutputTerhubung ke dclk Blok ASMI
atom_ports_ncs 1 ~ 3OutputMenghubungkan sce dari Blok ASMI
atom_ports_oe1OutputTerhubung ke oe Blok ASMI
atom_ports_dataout 4Outputatom_ports_dataout mengeluarkan data ke pin data AS melalui Blok ASMI.

Untuk Intel® Arria® 10, Intel® Cyclone® 10 GX, Arria® V, Arria® V GZ, Cyclone® V, dan Stratix® V, menghubungkan atom_ports_dataout[0:3] ke data0out, data1out, data2out, data3out dari Blok ASMI.

Untuk Intel® Cyclone® 10 LP, Cyclone®IV GX, Cyclone®IV E, Stratix® IV, Arria® II, Arria® II GZ, menghubungkan atom_ports_dataout[0] ke sdoin Blok ASMI.
atom_ports_dataoe4OutputMenghubungkan atom_ports_dataoe[0:3] ke data0oe, data1oe, data2oe, data3oe dari Blok ASMI
atom_ports_datain4Inputatom_ports_datain menerima data dari pin data AS melalui Blok ASMI.

Untuk Intel® Arria® 10, Cyclone®10 GX, Arria® V, Arria® V GZ, Cyclone® V, dan Stratix® V, menghubungkan atom_ports_datain[0:3] ke data0in, data1in, data2in, data3in dari Blok ASMI.

Untuk Intel® Cyclone® 10 LP, Cyclone® IV GX, Cyclone® IV E, Stratix® IV, Arria® II, Arria® II GZ, menghubungkan atom_ports_datain[1] ke data0out dari Blok ASMI.
Resolusi

Port ini tersedia saat Anda mengaktifkan parameter antarmuka Nonaktifkan Serial Aktif khusus.

Produk Terkait

Artikel ini berlaku untuk 8 produk

Arria® V FPGA dan SoC FPGA
Intel® Arria® 10 FPGA dan SoC FPGA
FPGA Cyclone® IV
Cyclone® V FPGA dan SoC FPGA
Intel® Cyclone® 10 FPGA
Intel® MAX® 10 FPGA
Stratix® IV FPGA
Stratix® V FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.