Deskripsi
Karena masalah pada Perangkat Lunak Quartus® Prime Standard Edition versi 21.1 dan seterusnya. galat berikut akan terjadi selama Analisis &; Sintesis, ketika Arria® 10 Avalon® Streaming Interface untuk PCI Express* IP atau Arria® 10 Avalon® Memory Mapped Interface untuk PCI Express* IP diterapkan lebih dari 1.
- Kesalahan (10228): Kesalahan Verilog HDL pada altpcie_a10_hip_pipen1b_<ip_module_name>.v(4823): modul "ip_module_name" tidak dapat dinyatakan lebih dari sekali terjadi ketika IP keras PCIe menetapkan lebih dari 1.
Resolusi
Kesalahan ini disebabkan oleh input pin:perst terhubung ke kedua instans PCIe yang mengarah ke instans. Untuk menghindari kesalahan ini, input pin: perst harus dihubungkan hanya ke satu instance PCIe. Ubah testing_top.v dengan menambahkan input baru pin:perst1, dan menghubungkan ke instans PCIe lain.
Masalah ini diperbaiki dimulai dengan versi 23.1 dari Perangkat Lunak Quartus® Prime Standard Edition.