ID Artikel: 000096026 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/08/2023

Mengapa saya melihat pelanggaran waktu di Intel FPGA IP Referensi F-Tile dan Jam PLL Sistem Intel® Quartus®saat menggunakan Perangkat Lunak Prime Pro Edition versi 23.2 di perangkat Intel Agilex® 7?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 23.2 dari Referensi F-Tile dan Jam PLL Sistem yang Intel® FPGA IP untuk perangkat Intel Agilex® 7, Anda mungkin melihat pelanggaran waktu yang serupa dengan berikut ini.

Kendur -2.925

Dari Node pll|systemclk_f_0|x_sip|d_cnoc_0_count[5]

Ke Node pll|systemclk_f_0|x_sip|d_refclk_0_count[2]

Luncurkan Clock altera_int_osc_clk

Jam Kait top_auto_tiles|z1577b_x5_y0_n0|hdpldadapt_rx_chnl_21~maib_ss_lib/s0_170_1__core_periphery__data_to_core[63]

Hubungan 0,800

Jam miring -2,673

Data Delay 1,027

Pelanggaran waktu dapat dilihat saat menghapus centang pada opsi "Refclk #i aktif pada dan setelah konfigurasi perangkat" pada Referensi F-Tile dan Jam PLL Sistem Intel® FPGA IP.

Resolusi

Patch tersedia untuk memperbaiki masalah ini untuk Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 23.2. Unduh dan instal patch 0.17 dari tautan berikut:

Masalah ini dijadwalkan akan diperbaiki dalam versi mendatang dari Perangkat Lunak Intel® Quartus Prime Pro Edition.

Produk Terkait

Artikel ini berlaku untuk 1 produk

FPGA dan SoC FPGA Intel® Agilex™

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.