ID Artikel: 000096228 Jenis Konten: Product Information & Documentation Terakhir Ditinjau: 05/09/2023

Bagaimana memahami angka-angka "Tabel 89. Penundaan yang Dapat Diprogram IOE untuk Intel Arria 10 Perangkat" di Lembar Data Perangkat 10 Intel® Arria®?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi
    1. Kalimat dalam buku pegangan GPIO Intel® Arria®10 yang menyebutkan "penundaan inkremental 50 ps" bukanlah nilai pasti. Ini hanya contoh yang menjelaskan hubungan antara nilai "Offset" dan "Penundaan Maksimum." Pengguna harus merujuk ke Lembar Data untuk nilai penundaan IOE yang tepat.
    2. Dalam Lembar Data Perangkat Intel® Arria® 10, Tabel 89 menunjukkan nilai Penundaan Maksimum dari Tingkat Kecepatan yang berbeda dan rentang nilai Offset untuk pin input dan output. Tetapi tabel itu tidak menjelaskan secara tepat hubungan mereka.

    Resolusi

    Dalam Intel® Arria® 10 Core Fabric dan General Purpose I/O Handbook Bab 5.5.3.3. Programmable IOE Delay, ada kalimat yang menyebutkan "50 ps incremental delays". Ini bukan nilai pasti, tetapi hanya contoh yang menjelaskan hubungan antara nilai "Offset" dan "Penundaan Maksimum". Pengguna harus merujuk ke Lembar Data untuk nilai penundaan IOE yang tepat.

    Dari Intel® Arria® 10 lembar data perangkat Tabel 89. Penundaan yang Dapat Diprogram IOE untuk Intel® Arria® 10 Perangkat, kita dapat melihat bahwa ada penundaan IOE maksimum yang berbeda untuk perangkat dengan tingkat kecepatan yang berbeda. Kita dapat menyesuaikan Pengaturan Rantai Tunda Output (IO_IN_DLY_CHN) untuk jalur output dari 0~15, yang berarti resolusi terbagi 16. Untuk jalur Input, rentang parameter Pengaturan Rantai Penundaan Input (IO_OUT_DLY_CHN) adalah 0~63, resolusi terbagi 64.

    Disederhanakan kalimat menjadi rumus seperti di bawah ini:

    Untuk pin output, jika kita mengatur IO_OUT_DLY_CHN sebagai N,

    Penundaan inkremental jalur output = Penundaan output maksimum / 16

    Nilai penundaan output = Penundaan output maksimum / 16 × (N + 1)

    Untuk pin input, jika kita mengatur IO_IN_DLY_CHN sebagai N,

    Penundaan inkremental Jalur Input = Penundaan output maksimum / 64

    Nilai penundaan output = Penundaan output maksimum / 64 × (N + 1)

    Misalnya, penundaan input -E3S model lambat dapat diatur dalam rentang 0-6,035 ns, dengan ukuran langkah 6,035 ns/64=0,0943 ns.

    Namun, kita harus menyadari bahwa rantai penundaan IO tidak dikompensasi PVT. Nilai berubah dengan Proses, Tegangan, dan Suhu.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.