Bagaimana bisa angka-angka "Tabel 89. Penundaan yang Dapat Diprogram IOE untuk Arria® 10 Perangkat FPGA" dipahami dalam Lembar Data Perangkat Arria® 10 FPGA?

1. Dalam versi sebelum 2024.07.08 dari Arria® 10 FPGAs Core Fabric dan Buku Pegangan I/O Tujuan Umum, Bab 5.5.3.3. Programmable IOE Delay, kalimat dalam buku pegangan Arria®10 FPGAs GPIO yang menyebutkan "penundaan inkremental 50 ps" bukanlah nilai pasti. Ini hanya contoh yang menjelaskan hubungan antara nilai "Offset" dan "Penundaan Maksimum." Pengguna harus merujuk ke Lembar Data untuk nilai penundaan IOE yang tepat.
2. Dalam Lembar Data Perangkat Arria® 10, Tabel 89 menunjukkan nilai Penundaan Maksimum dari Tingkat Kecepatan yang berbeda dan rentang nilai Offset untuk pin input dan output. Tetapi tabel itu tidak menjelaskan secara tepat hubungan mereka.

Dalam versi sebelum 2024.07.08 dari Arria® 10 FPGAs Core Fabric and General Purpose I/O Handbook, 5.5.3.3. Bab Programmable IOE Delay berisi kalimat yang menyebutkan "penundaan inkremental 50 ps". Ini bukan nilai pasti, tetapi hanya contoh yang menjelaskan hubungan antara nilai "Offset" dan "Penundaan Maksimum". Pengguna harus merujuk ke Lembar Data untuk nilai penundaan IOE yang tepat.

Dari Lembar Data Perangkat Arria® 10 FPGA Tabel 89. Penundaan yang Dapat Diprogram IOE untuk Perangkat FPGA 10 Arria®, kita dapat melihat penundaan IOE maksimum yang berbeda untuk perangkat dengan tingkat kecepatan yang berbeda. Kita dapat menyesuaikan Pengaturan Rantai Penundaan Output (IO_IN_DLY_CHN) untuk jalur output dari 0~15, yang berarti resolusi terbagi 15. Untuk jalur Input, rentang parameter Pengaturan Rantai Penundaan Input (IO_OUT_DLY_CHN) adalah 0~63, resolusi terbagi 63.

Disederhanakan kalimat menjadi rumus seperti di bawah ini:

Untuk pin output, jika kita mengatur IO_OUT_DLY_CHN sebagai N,

Penundaan inkremental jalur output = Penundaan output maksimum / 15

Nilai penundaan output = Penundaan inkremental jalur output × N

Untuk pin input, jika kita mengatur IO_IN_DLY_CHN sebagai N,

Penundaan inkremental Jalur Input = Penundaan output maksimum / 63

Nilai penundaan input = Penundaan inkremental jalur input × N

Misalnya, penundaan input -E3S model lambat dapat diatur antara 0 dan 6,035 ns, dengan ukuran langkah 6,035 ns/63=0,0958 ns.

Namun, kita harus tahu bahwa PVT tidak mengkompensasi rantai penundaan IO. Nilai berubah dengan Proses, Tegangan, dan Suhu.

Dalam revisi 2024.07.08 dari Arria® 10 FPGAs Core Fabric and General Purpose I/O Handbook, deskripsi penundaan IOE di bab 5.5.3.3. Penundaan IOE yang Dapat Diprogram telah diperbarui.