Masalah ini dapat dilihat di Perangkat Lunak Quartus® Prime Pro Edition mulai dari perangkat lunak versi 22.1 saat menjalankan Prosesor Nios® V Intel® FPGA IP meningkatkan dari desain yang dibuat di versi Perangkat Lunak Quartus® Prime Pro Edition sebelumnya.
Hal ini disebabkan oleh masalah di Platform Designer, yang tidak secara otomatis memperbarui Prosesor Nios® V FPGA IP selama Peningkatan IP FPGA.
Kesalahan (20327) dari pembaruan prosesor dalam perangkat lunak versi 22.1:
Kesalahan (20327): Kesalahan: cpu.cpu: "Agen Setel Ulang" (resetSlave) "ram.s1" berada di luar jangkauan: "Mutlak"
Kesalahan(20327): Kesalahan: cpu.cpu: "Agen Pengecualian" (exceptionSlave) "ram.s1" berada di luar jangkauan: "Mutlak"
Galat(20327): Galat: sys: File cpu.ip mendeklarasikan dbg_reset_reset port yang hilang di cpu entitas
Kesalahan (20327) dari pembaruan prosesor dalam perangkat lunak versi 23.3:
Kesalahan (20327): Kesalahan: cpu mendeklarasikan port data_manager_awsize yang hilang dalam file cpu.ip
Kesalahan (20327): Kesalahan: cpu mendeklarasikan port instruction_manager_arsize yang hilang dalam file cpu.ip
Kesalahan (20327): Kesalahan: cpu mendeklarasikan port instruction_manager_awsize yang hilang dalam file cpu.ip
Kesalahan (20327): Kesalahan: cpu mendeklarasikan port data_manager_arsize yang hilang dalam file cpu.ip
Kesalahan (20327): Kesalahan: cpu mendeklarasikan port instruction_manager_wlast yang hilang dalam file cpu.ip
Kesalahan (20327): Kesalahan: cpu mendeklarasikan port data_manager_wlast yang hilang dalam file cpu.ip
Untuk mengatasi masalah ini, ikuti langkah-langkah di bawah ini:
1. Buka sistem Platform Designer yang terpengaruh dan klik Sync System Infos untuk meng-upgrade desain ke versi IP terbaru.
2. Klik kanan Prosesor Nios® V dan klik menggantikan pilihan.
3. Ganti inti prosesor lama dengan inti prosesor terbaru.
4. Konfigurasikan pengaturan prosesor dan koneksi antarmuka yang sama.
5. Atasi kesalahan desain apa pun setelah menyinkronkan informasi komponen sistem.
6. Buat HDL desain dan keluar dari Platform Designer.
7. Lanjutkan untuk meluncurkan kembali Alat Peningkatan IP.
8. Hapus file IP usang dari Navigasi Proyek.
9. Kompilasi desain.
Catatan: Dalam Perangkat Lunak Quartus® Prime Standard Edition, inti prosesor perlu dihapus dan dipakai ulang secara manual.
Untuk informasi lebih lanjut, lihat Catatan Rilis Prosesor Nios® V FPGA IP dan Panduan Pengguna Desainer Platform Perangkat Lunak Quartus® Prime Pro Edition.